



BÀI THỰC HÀNH SỐ 2

I. Mục tiêu

- Trong bài thực hành này, sinh viên thực hiện dùng mô hình hành vi, kết hợp cùng các phép gán thủ tục (procedural assignment) để thiết kế các dạng mạch tổ hợp/tuần tự.


II. Chuẩn bị thực hành

- Sinh viên phải chuẩn bị code Verilog cho tất cả các câu trong phần nội dung thực hành
- Sinh viên nào không có bài chuẩn bị được xem là vắng buổi học hôm đó.
- Bài chuẩn bị được tính vào điểm bài báo cáo của Lab.

III. Nội dung thực hành

Câu 1.

1.1. Thiết kế bộ đếm 4-bit như hình dưới:



Hướng dẫn:

- Tín hiệu Clear trong mạch trên là Clear bất đồng bộ và tích cực mức thấp

Verilog code:

```
always @(posedge Clock or negedge Clear)
```

```
if (Clear == 1'b0)
```

....

Yêu cầu: SV kiểm tra thiết kế bằng mô phỏng VectorWaveform

1.2. Thiết kế bộ đếm 4-bit như trong câu 1.1, nhưng mô tả ở mức Behavior

$$Q \leq Q + 1$$

Sử dụng RTL Viewer để xem mạch sau khi Synthesis so với mạch trong câu 1.1


Yêu cầu: SV thực hiện mô phỏng VectorWaveform

So sánh tần số Fmax của mạch trong câu 1.1 và câu 1.2



Câu 2.


2.1. Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 khi có cạnh lên của xung clock.



Tín hiệu **reset_n** là tín hiệu reset bất đồng bộ và tích cực mức thấp

Yêu cầu: Sinh viên thực hiện bộ **decoder** bằng lệnh “**case ... endcase**”

2.2. Thiết kế mạch đếm BCD 0 đến 9 sao cho giá trị bộ đếm tăng lên 1 sau mỗi 1s



Sử dụng xung CLOCK_50 (50 MHz) để tạo xung clock_1s (1Hz)

Yêu cầu: SV vẽ lưu đồ giải thuật cho khối tạo xung “Clock_1s”

Kiểm tra thiết kế trên kit FPGA.

2.3. Thiết kế mạch đếm 2 digit BCD đếm các giá trị từ 00 đến 20. Giá trị đếm được hiển thị lên hai Led 7 đoạn. Bộ đếm có thể được Reset (bất đồng bộ) về 0. Mỗi giá trị đếm được hiển thị trong 1s. Kiểm tra thiết kế trên board DE2.

Câu 3.

3.1. Thực hiện bảng chạy chữ như mô tả ở hình dưới. Sử dụng HEX7-0 để hiển thị kí tự.

Yêu cầu:

- SV vẽ sơ đồ khối kết nối của mạch.
- Nạp kit kiểm tra thiết kế

Sử dụng:

- KEY[0] làm xung clock để điều khiển sự dịch chuyển.
- KEY[1] làm tín hiệu reset của mạch (khi reset tích cực, thì các HEX hiển thị dòng chữ tại Clock cycle 0)

-



Clock cycle	Character pattern							
	H7	H6	H5	H4	H3	H2	H1	H0
0				H	E	L	L	O
1			H	E	L	L	O	
2		H	E	L	L	O		
3	H	E	L	L	O			
4	E	L	L	O				H
5	L	L	O				H	E
6	L	O				H	E	L
7	O				H	E	L	L
8				H	E	L	L	O
...	and so on							

3.2. Thực hiện lại 3.1 nhưng điều khiển mạch sao cho các HEX sẽ tự động dịch chuyển sau mỗi khoảng thời gian 1s

Câu 4. Thiết kế thiết kế bộ ALU 32-bit có các chức năng như hình bên dưới. Các chức năng cộng trừ, tăng giảm thực hiện trên các số có dấu bù 2 32-bit. Cờ báo add_sub_overflow sẽ được bật lên 1 khi mạch phát hiện có overflow xảy ra.

M	S ₁	S ₀	ALU Operations
0	0	0	Complement A
0	0	1	AND
0	1	0	EX-OR
0	1	1	OR
1	0	0	Decrement A
1	0	1	Add
1	1	0	Subtract
1	1	1	Increment A

Câu 5. Hiện thực một **đồng hồ hiển thị giờ, phút, giây trong ngày**. Đồng hồ sẽ thể hiện giá trị “giờ” (từ 0 đến 23) lên các led 7-đoạn HEX7-6, giá trị “phút” (từ 0 đến 60) lên các led HEX5-4, và giá trị “giây” (từ 0 đến 60) lên các led HEX3-2. Sử dụng các SW15-0 để reset lại giá trị “giờ” và “phút” cho đồng hồ.

Mạch hiện thực phải có khả năng báo lỗi hoặc không cho thiết lập các giá trị giờ, phút, giây bất hợp lý. Kiểm tra thiết kế trên board DE2.

Yêu cầu: Khi thiết kế các bài tập trong Lab này, SV cần suy nghĩ thiết kế theo hướng hành vi của mạch để hiện thực code HDL.



TÀI LIỆU THAM KHẢO

Digital_Logic lab của Altera.